PCとシリアル通信

AKI-H8/3048FM/BにはD-sub 25pinコネクタとD-sub 9pinコネクタが用意されて います。事前に「AKI-H8/3048F用マザーボード」 でM/Bに改造を施してあれば、D-sub 25pinコネクタが"SCI1"に、 D-sub 9pinコネクタが"SCI0"に接続されているはずです。折角シリ アルポートが付いているので、これらを利用してPCや他機器と通信してみましょ う。

本章ではD-sub 9pinコネクタに接続されている"SCI0"を利用して通 信を行ってみます。というのもSCI1を利用してLinux上から"cu"で H8/3048Fと通信し、cu を終了(他ターミナルより"killall cu")し た後にh8writeで書き込みを行ってもうまくいかないのです。完全に私がやり 方を知らないだけだと思うのですが、取り敢えずSCI0を選択して逃げます。ど なたか対処方法を知っている方、是非教えて下さい。

SCI

H8/3048FはSCI(Serial Communication Interface)を2チャネル(SCI0、SCI1)備 えています。M/Bでホストマシンと接続してプログラムの書き込みを行うのは "SCI1"で、D-sub 25pinのコネクタはSCI1に接続されています。SCI は「調歩同期式通信」と「 ク ロック同期式通信」の2方式をサポートしており、複数のプロセッサ間 のシリアル通信機能(マルチプロセッサ通信機能)も可能です。SCI0はスマート カードインタフェースをサポートしています。TxD(送信部)、RxD(受信部)が独 立しているので全二重通信(送受信を同時に行う事)が可能な上、ダブルバッファ 構造で連続送受信を行う事ができます。またシリアル通信に関して4種類の割 り込み要因を有しています。これに関しては後で詳しく触れます。なお、ビッ トレート(bps)は内蔵ボーレートジェネレータにより任意のビットレートを選 択可能です。詳しくはハードウェアマニュアルの第13章を御参照下さい。

調歩同期式モード

調歩同期式方式はキャラクタ単位で同期をとるシリアルデータ通信方式です。 クロックとは同期している必要はなく、不定期にSCIに到 達するデータを読み込む事が可能な方式です。調歩同期式モードでは 次のような通信フォーマットを選択できます。

また次のような機能も有しています。

クロック同期式モード

クロックに同期してシリアルデータ通信を行うモードです。通信フォーマット は1種類限定です。以下にまとめます。

SCIの端子構成

シリアル通信規格"EIA-232-E(RS-232C)"ではモデムなどの終端装置 (DCE)に関しての規定がありますが、PCなどの端末(DTE)に関しては規定されて いませんので、必要な端子のみ実装されている場合が多いようです。H8/3048F のSCIも必要最低限の端子しか用意されていません。端子構成を次表に示しま す。

PCのシリアルポート(/dev/ttyS0、/dev/ttyS1等)、D-sub 9pinコネクタのピン アウトは「AKI-H8/3048F用マザーボード」章 で説明してありますのでご参照下さい。

SCIのレジスタ構成

調歩同期式モード/クロック同期式モード、データフォーマット、ビットレー トなどの設定はI/Oポートなどと同様にH8/3048Fの内部レジスタによって設定 可能です。次表にレジスタ構成を示します。

SMR

以下にSMRの機能をまとめます。SMRはSCIのシリアル通信フォーマットとビッ トレートの設定を行うためのレジスタです。

BRR

BRRはSMRのCKS1、CKS0ビットと共にシリアル通信のビットレートを設定するた めのレジスタです。各チャネル毎にボーレートジェネレータの制御が独立して いるので、各チャネル毎にビットレートの設定が可能です。「ビットレート」 と「ボーレート」は異なります。詳しくはJFのドキュ メントをご参照下さい。これらはハードウェアマニュアルではきちんと区 別されていると思います。シリアル通信の変調速度は「ビットレート(bps)」 で表されています。

H8/3048FのCPU動作周波数φ==16MHzであるので、主なビットレートの設定は以 下のようになります。φが変化すると設定値も変わります。

SCR(SCI割り込み)

SCIには以下の4種類の割り込み要因があります。割り込み要因に関してはマザーボードのLED点滅(割り込み有)+タクトスイッ チ「割り込み」項もご参照下さい。

各割り込み要因はSCRのTIE、RIE、TEIE各ビットで許可/禁止できます。各割り 込み要求はそれぞれ独立に割り込みコントローラに送られます。TXI、RXI割り 込みによってDMACを起動してデータ転送を行う事も可能です。

SCRはSCIの送信/受信動作、調歩同期式モードでのシリアルクロック出力、割 り込み要求の許可/禁止、送信/受信クロックソースの選択を行うレジスタです。 以下にSCRの機能をまとめます。

通常の使用では (CKE1,CKE0)==(0,0) で問題無いと思います。

TDR(データ送信)

ユーザがシリアルデータ送信を要求すると、SCIはTDR(Transmit Data Register)から送信データを一旦TSR(Transmit Shift Register)に転送します。 その後TSRのLSB(ビット0)から順にTxD端子に送信し、8bit(1byte)のデータ送 信を完了すると共にTDRからTSRへ次のデータを転送し、1byte送信を繰り返し ます。ユーザはTSRに触れる事はできず、TDRへのみデータ を書き込む事が可能です。

SSR

SSRはSCIの動作状態を示すステータスフラグとマルチプロセッサビットの設定 を行うレジスタです。以下にSSRの機能をまとめます。

SSRは常にCPUからリード/ライト可能ですが、TDRE、RDRF、ORER、FER、PERの 各ビットを"0"クリアするためには、予め "1"をリードしておく必要があります。TEND、MPBビットは 読み込み専用です。

RDR(データ受信)

SCIはRxD端子から入力されたデータを、受信した順にRSR(Receive Shift Register)のLSB(ビット0)からセットし、8bit(1byte)のデータ受信完了と共に RDR(Receive Data Register)にデータを転送します。RSRはこの時点で次のデー タをRxD端子から読み込む事が可能となります。ユーザは RSRに触れる事はできず、RDRからのみデータを読み込む事が可能です。

SCI初期化(調歩同期式)

シリアル通信を行う前にSCIの初期化を行う必要があります。調歩同期式・内 部クロック使用に絞って以下に手順をまとめます。

以上でTxD、RxD端子が利用可能となります。SCI0とSCI1は独立しているので両 ポートを利用する際には当然どちらも初期化することになります。BRRへの設 定終了後、少なくとも「1bit期間待機」してから TE、REビットを"1"にセットし、TIE、RIE、MPIE、TEIEの設 定を行う必要があります。「1bit 期間」に関して次節にまとめます。

1bit期間

SCIの初期設定でBRRの設定後少なくとも「1bit期間待機」する必要があること は既に述べました。ここではこの「1bit期間待機」に関して考えてみたいと思 います。「1bit期間待機」するのはSCIの内部を初期化し、内部状態を確定す るためです。待機しないでデータを送信した場合は不確定なデータが送信され ることになってしまいます。

「1bit期間」とは「ビットレートの逆数」です。 つまり「1bit期間」というのは「1bitを転送する時間」です。たとえばSCIの ビットレートを"9600bps"に設定したとすると1bitあたり "1/9600(sec/bit)"、すなわち"104usec"の時間が必要と なります。SCIの初期化終了後は"104sec"だけ待機する必要がある わけです。正確にはITU タイマ等を利用すればいいのかもしれませんが、限ら れた資源を無駄にはできないので一般には"for文によるループ"等 で時間稼ぎを行います。H8/3048Fのクロック(φ)は"16MHz"ですの で、1ステートあたり"1/16(usec)"となり、 "104/(1/16)=1667"ステート待機すればいいわけです。

この待機動作に関し、H8/3048Fに付属していた(ような気がする) 「『AKI-H8/3048F(フラッシュメモリ内蔵)超高性能マイコンボード』製作集」 中のコードでは以下のように記述されています。また、ハードウェアマニュア ルの「付録A.3」の「命令実行ステート数」を参照しつつ各命令のサイクル数 を併記します。

        mov.w  #280,r0    ; "280"をr0に書き込む(I=2)

inisc1:                   ; サブルーチン inisc1
        dec.w  #1,r0      ; r0から"1"を引きます (I=1)
        bne    inisc1     ; 条件分岐              (I=2)
                          ; if r0 == "0" then サブルーチンを抜ける
                          ;              else サブルーチンの先頭に戻る

これをC言語で記述すると以下の通り。

int i;
for (i = 280; i > 0; i--);

ここで"280"という数字が突然出てきました。この値を説明するた めに上記アセンブリコードが何ステートで実行されるかを計算してみます。ス テート数は上記コード中に記述したサイクル数より計算できます。本ページで 使用するAKI-H8/3048Fはモード7で外部に何も(ROM、RAMとも)増設せずに使用 していますので、計算式は以下のようになります。詳しくはハードウェアマニュ アル「付録A.3」をご参照下さい。

Si = 2
実行ステート数 = Si * 2 + 280 * ((Si * 1) + (Si * 2))
             = 4 + 280 * (2 + 4)
             = 1684

よって"280"回ループさせることによって、1684ステートの待機が 可能となることが分かります。以下に各bps毎の待機用ループ回数をまとめま す。

この表は完全に私の計算のみに基いていますので、 そこのところをご了承下さい。ちなみに私が試したのは600bps、1200bps、9600bpsの3種類だけで、19200bpsに関 しては試していません。あくまで計算上の数値ということでご理解下さい。

データ送受信(調歩同期式:割り込み無)

データ送信

SCIの初期化を完了した時点でTxD端子は自動的に送信データ出力端子になりま す。調歩同期式、割り込み無でデータを送信する際にどのような手順を踏む必 要があるかを以下にまとめます。

データ受信

SCIの初期化を完了した時点でRxD端子も自動的に送信データ入力端子になりま す。調歩同期式のデータ受信手順を以下に示します。

受信エラーが発生した状態では以降の受信動作ができなくなる (受信時にSSR.RDRF=1にセットされなくなる)ので、 エラーフラグ(SSRのOPER、PER、FER各ビット)を 必ず"0"クリアしておく必要があります。

エラー処理は以下のように行います。

リングバッファ

SCIの通信は非常に時間のかかるものだということを認識する必要があります。 9600bpsでは1bitあたりの送受信に"104usec"、 1byte(1byte==8bits)あたり"833usec"かかるわけです。また 1200bpsでは1byteあたり"6.67msec"もかかってしまいます。 H8/3048FではCPUのクロックが16MHzなので、この間ただwhile()していただけ では、それぞれ"13333ステート"、"106667ステート"の 間CPUが何も仕事をしないことになります。これは大きな損失です。そこでSCI の送受信に関してはバッファリングを行うことでこれを改善します。使用する バッファは一般に「リングバッファ」(R/B)と呼ば れます。

R/Bは非同期入出力を行う際によく利用される、先頭と末尾が接続されたドー ナツ型のバッファです。ユーザはプログラム上でこのようなバッファを実装し てあげます。末尾まで参照したら次に参照する場所は先頭であると考えればい いので、それほど難しいことではありません。R/Bは送信用と受信用の2つ用意 します。仮に送受信R/Bをそれぞれ以下のように命名します。

R/Bのサイズはユーザが任意に指定できます。SCI_SND_RB_SIZE、 SCI_RCV_RB_SIZE がそれぞれのR/Bのサイズです。あまり大きく取っても勿体 ないので、本章のプログラムでは"16"とします。R/Bの内容はそれ ぞれ以下のポインタを使用してアクセスします。

R/BとTXI/RXI割り込みを使用することにより、ユーザはR/Bに対してリード/ラ イトを行うだけで、あとは割り込みハンドラがシリアル通信を行ってくれるこ とになります。このためCPUはシリアル通信にかかりきりにならず、余った時 間で他の作業を行うことが可能となります。R/Bを参照するために注意すべき 点があります。

• sci_snd_RB_in と sci_snd_RB_out はお互いを追い抜いてはいけない
• sci_rcv_RB_in と sci_rcv_RB_out はお互いを追い抜いてはいけない

当然ですがsci_snd_RB_inがsci_snd_RB_outを追い越すということはTDRに書き 込めていないうちにバッファを書き換えてしまうということです。また sci_snd_RB_outがsci_snd_RB_inを追い越すということはプログラム中で指定 していないのにR/BからTDRへ書き込みを行ってしまうことであり、これは意図 していない行動のはずです。rcv_inとrcv_outに関しても同じことが言えます。

そこでお互いを追い抜かないように気を付けてプログラムしてあげる必要があ ります。使用するR/Bの大きさはユーザが限られた資源の中で任意に指定する 事が可能ですが、R/Bへの入力がR/Bからの出力に追い付いてしまう場合はR/B のサイズが小さすぎることになります。

データ送受信(調歩同期式:R/B+割り込み有)

折角リングバッファ(R/B)を利用しても、割り込み無での送信ではあまり意味 がありません。割り込み無の場合、データが送信できない場合でもビットフラ グを確認したりと何かと無駄が多いので、SCIのデータ送受信では割り込みを 利用した方が得です。具体的には、TXI割り込みハンドラによって送信用R/Bか らTDRへ1byteずつ書き込みを行ったり、RXI割り込みハンドラによってRDRから 受信用R/Bへ1byteずつ読み込みを行ったりといった作業です。リングバッファ (R/B)と割り込みを利用する場合のSCIデータ送受信に必要な関数は以下のよう になります。

送信用R/B書き込み関数

ユーザプログラムが送信用R/Bへ1byte書き込む関数(putchar_sci0_RB)の流れ を以下に示します。

TXI割り込みハンドラ

TXI割り込み要求はTDRからTSRへデータが転送され、シリアル送信が開始され ると発生します。これはプログラムが次のデータをTDRに 書き込み可能であることを意味します。TXI割り込みハンドラはこの割 り込み要求を受けて送信用R/Bに溜っているキューから1byteずつTDRへ書き込 みを行います。

送信用R/Bにキューが溜っていない状態においては、データがTDRに書き込まれ ないとTXI割り込みハンドラが発生しません。そこで、この最初のデータの書 き込みは前述のように送信用R/B書き込み関数内で直接TDRに出力するようにし、 TXI割り込みハンドラでは最初のデータによって生じる割り込みの場合だけ、 TXI割り込み禁止処理だけで関数を終了します。

また、TXI割り込みは送信用R/Bに溜っている最後のキューをTDRに書き込んだ 後も発生するので、この場合だけはif文条件分岐で対応する必要があります。 以下にTXI割り込みハンドラの流れを示します。

受信用R/B読み出し関数

受信は一方的に外部からデータが流れてくるものなので、送信ほど都合の良い 作業ができません。通信プロトコルが決まっていて受信用R/Bが溢れたら再送 要求が出来るような仕組みが予め用意されていない限り、来たデータを受け取っ て万が一受信用R/Bが溢れた場合はエラー処理をする程度の事しかできないの です。(受信用R/Bが溢れたかどうかの判定は後述するRXI割り込みハンドラ内 で判定します。)

私がSCI受信(割り込み+R/B)を実装する場合、メインループで受信用R/B書き込 みポインタ(sci_rcv_RB_in)と受信用R/B読み出しポインタ(sci_rcv_RB_out)が 同じ位置にあるかどうかを判別し、違う場所にあれば受信用R/Bにデータがあ るとして受信用R/Bからデータを読み込むようにコーディングします。受信用 R/B書き込み関数やRXI割り込みハンドラ内でデータ存在フラグを立てるといっ た実装方法も容易に考え付きますが、受信動作というものが受動的動作である 以上、RXI割り込み禁止・許可を多用するのも考えものであり、結果としてこ ちらの方がより確からしいと考えての事です。プロの方々はどうコーディング されているのか興味深い所です。

ユーザプログラムが受信用R/Bから1byte読み込む関数(getchar_sci0_RB)の流 れを以下に示します。自由が効かない分、コードは非常にシンプルで済みます。

RXI割り込みハンドラ

RxD端子からの受信データはまずRSRに蓄えられた後、1byte溜る毎にRDRに転送 されます。受信エラーが発生していなければSSR.RDRF==1となり、RXI割り込み 要求が発生します。RXI割り込みハンドラではRXI割り込み要求を受けてRDRか ら受信用R/Bへ1byteずつ書き込みを行います。割り込み無の受信動作では、ま ずエラー判定・処理を行ってから受信用R/Bへデータを書き込んでいました。 しかし、割り込みを利用すると、ERI割り込みの方がRXI割り込みよりも優先順 位が高いため、受信エラー処理はすべてERI割り込みハンドラに一任すること が可能となります。

RXI割り込みでは受信用R/Bが溢れたかどうかの判定が可能です。必要であれば エラーフラグを立てる等してエラー処理を行います。以下にRXI割り込みハン ドラの流れを示します。

ERI割り込みハンドラ

前述のR/Bのオーバーフローエラーだけではなく、SCI受信動作には、オーバー ランエラー(ORER:Over Run ERror)、フレーミングエラー(FER:Framing ERror)、 パリティエラー(PER:Parity ERror)の3種類のエラーが発生する可能性があり ます。これらの受信エラーが生じるとERI割り込み要求が発生します。ERI割り 込みハンドラでは、発生したエラーの種類を判別して必要に応じた処理を行う 事が可能です。

具体的にはSSR.ORER、SSR.PER、SSR.FERのどのビットが立っているかでエラー の種類を判定します。エラーが発生していた場合はエラー処理後、必ずORER、PER、FERの各ビットを"0"クリアする必要 があります。どれかが"1"となっていると受信が再開できな いので注意が必要です。また、フレーミングエラー時にRxD端子の値を読み込 むことでブレークの検出も可能です。

以下にERI割り込みハンドラの流れを示します。

プログラム例

以上を踏まえてプログラムを書いていきましょう。本プログラムではSCIの送 受信に割り込みを使用し、以下の機能を実現させます。

• SCI0から10秒おきにホストマシンに"May the world be as one!"を送信
• ホストマシンから"d"を受信するとLCDに"Happy Coding!"を表示
• ホストマシンから"c"を受信するとLCDの表示をクリア
• ホストマシンからそれ以外を受信するとLCDに"Illegal code!"を表示
• SCI送信用R/Bがオーバーフローした際にLED1を点灯
• SCI受信用R/Bがオーバーフローした際にLED2を点灯

ついでに、LCDの下行に"Love & Peace!!!"と"Why not use H8?"を交互表示してみます。ちょっと盛り込み過ぎでしょうか;^p。 受信エラー(ERI割り込み要求)に関しては本プログラムでは特別処理をせず、 フラグ"0"クリアだけでそのまま流すことにします。

SCI通信設定

本プログラムではSCI0(D-sub 9pinコネクタに接続されている)を利用します。 またシリアル通信は以下の設定とします。

SCI初期化

この通信設定を踏まえたSCIの初期化を以下にまとめます。「SCI初期化(調歩同期式)」節をご参照下さい。

SCI0.SCR.BYTE = 0x00;
SCI0.SMR.BYTE = 0x00;
SCI0.BRR = 51;
1bit期間待機
SCI0.SCR.BYTE = 0x30;
SCI0.SSR.BYTE &= 0x80;

プログラム例

このコードをtest_sci.tgzに置いておき ます。Linuxではcuやkermit、WindowsではTera Term等を利用して、ホストマ シンのM/Bと接続したシリアルポートを予め監視しておいてから、実行してみ て下さい。1秒おきにM/BのLCD表示が切り替わり、10秒おきにシリアルポート 越しにH8/3048Fから"May the world be as one!"が送信されてくる のが分かると思います。SCI0送信用R/Bを16bytesしか確保せず、敢えて送信用 R/Bが溢れるようにしてありますので、"May the world be as one!"が表示される度にLED1が光るのが分かると思います。受信用R/Bの オーバーフローはコマンド手動入力なので試せていません。あしからず。

プログラム修正

• 29 May 2003 : プログラムのputhex_lcd() の不具合を修正、正常使用可能
• 27 Oct 2004 : ITU0.TSR.BIT.IMFA の0クリアに関しコメント付加
• 27 Oct 2004 : ITU0.TSR.BIT.IMFA 0クリアを"&="に修正

修正

• 25 Jun 2003 : D-sub 9pinコネクタのピンアウトをAKI-H8/3048F用M/Bの章に移動